PROGRAMMABLE LSI AND ITS ARITHMETIC METHOD

Publication number: JP9294069 (A)

Publication date: 1997-11-11

Inventor(s): HIGUCHI TETSUYA; MURAKAWA MASAHIRO

Applicant(s): AGENCY IND SCIENCE TECHN
Classification:

G06F7/00; G06F7/57; G06F7/575; G06F15/18; G06N3/00; H01L21/82; H03K19/173; G06F7/00; G06F7/48; G06F15/18; G06N3/00; H01L21/70; H03K19/173; G0F7-17): G06F7/00; H03K19/173: G06F16/18: H01L21/82: H03K19/173


- international:
- European:

Application number: JP19970027797 19970212

Priority number(s): JP19970027797 19970212; JP19960045223 19960301

Abstract of JP 9294069 (A) PROBLEM TO BE SOLVED: To program a

numerical arithmetic expression by designating the type of an arithmetic circuit included in an arithmetic unit based on a desired arithmetic expression and connecting the arithmetic circuit via a connector means, SOLUTION: Each of function units PFU 1 to 15 has plural arithmetic circuits of different arithmetic contents. An arithmetical operation circuit, etc., can be constituted by a memory which contains about 10 types of function tables for addition, subtraction, multiplication, subtraction, SiN subtraction, COS subtraction, atc. In such a constitution, the arithmetic rasuit is outputted to the data line of the memory from a dasignated area whan the data designating a dasired function table and the data on the arithmetic object are inputted to the address line of the memory.; Furtharmore, the logical arithmetic tables of AND, OR, etc., ara prapared together with an arithmetic circuit which carries out a logical operation of an IF-THEN form. Then the axecuting arithmetic circuit is selacted for every memory and computing element by a switch of a multiplaxar, etc., and based on the digital signal that is externally pointed.



Also published as:

P JP3170599 (B2)

Data supplied from the esp@cenet database - Worldwide

(19)日本国特許庁 (JP)

(12) 公開特許公報(A)

(11)特許出願公開番号 特開平9-294069

(43)公開日 平成9年(1997)11月11日


敞別記号 庁内整理番号	F I 技術表示簡
101	H03K 19/173 101
5 5 0	G06F 15/18 550C
	H 0 1 L 21/82 A
# G06F 7/00	G06F 7/00 E
	審査請求 有 請求項の数20 OL (全 12 E
特顯平9-27797	(71) 出職人 000001144 工業技術院長
平成9年(1997)2月12日	東京都千代田区隈が関1丁目3番1号 (72)発明者 樋口 哲也
特顧平8-45223	茨城県つくば市梅園1丁目1番4 工業 術院電子技術総合研究所内
	(72) 発明者 村川 正宏
(33) 螢光維主張国 日本 (JP)	埼玉県南埼玉郡白岡町新白岡3-4-5
	(74) 指定代理人 工業技術院電子技術総合研究所長
	101 550 特額平9-27797 平成9年(1997) 2月12日 特額平9-45223 平8 (1996) 3月1日

(54) 【発明の名称】 プログラマブルLSIおよびその演算方法

(57)【要約】

【課題】 数値演算式をプログラマブルなLSIを提供する。

【解決手段】 異なる演集回路複数を切り換え的に選択する関数ユニット1~15を用意し、各関数ユニットに対して領力に対応する関別演算等の種類を指定する。 また、演算式の演算の順序に従って関数ユニットをクロスバースイッチにより接続する。



【特許請求の範囲】

【請求項1】 種類の異なる演算回路複数をそれぞれが 有し、演算の実行に供する演算回路の指定を外部から受 け付け、演算に使用するデータを入力し、演算結果を出 力する複数の適宜ユニットと.

前記複数の演算ユニットを予め定めた演算式に従って相互に接続するための接続手段とを具えたことを特徴とするプログラマブルLST.

【請求項2】 請求項1に記載のプログラマブルLSI において、前記接続手段はクロスバースイッチであるこ とを特徴とするプログラマブルLSI。

【請求項3】 請求項1に記載のプログラマブルLSI において、前記複数の演算回路の中には数値演算を行う 回路を含むことを特徴とするプログラマブルLSI。

【請求項4】 請求項1に記載のプログラマブルLSI において、前記複数の演算回路の中には論理演算を行う 回路を含むことを特徴とするプログラマブルLSI。

「請求項5」 請求項1に記載のプログラマブルLSI において、前記漢算ユニットは外部から与えられる演算 の内容を指示する命令を配修しておくメモリを有し、該 メモリに記憶された命令の指示する演算の内容に対応し て、前記據級の演算回路を選択することを特徴とするプ

ログラマブルLSI. (請求項61 請求項5に記載のプログラマブルLSI において、前記メモリは複数の削配命令を記憶するため の複数の配憶領域を有し、当該複数の配憶領域から順次 に前配命令を読み出し、当該能み出した命令に応じて選 収された薄準回路により確塞を行うことを特定するア

ログラマブルしS I. 【請求項7】 請求項1に記載のプログラマブルしS I において、前記接続手段は前記複数の演算ユニットをマ トリクス形態で接続可能とすることを特徴とするプログ

ラマブルLSI。 【請求項8】 請求項1に記載のプログラマブルLSI において、前記複数の演算ユニットをツリー構造で接続 可能とすることを特徴とするプログラマブルLSI。

可能とすることを特徴とするプログラマブルしら1。 【請求項9】 請求項8に記載のプログラマブルしら1 において、前記接続手段は前記ツリー構造の階層数を可 変設定することにより前記複数の複算ユニットを避択的

に接続することを特徴とするプログラマブルしSI、 (前東項10) 請求項と記載のプログラマブルしS において、前法統計等反法前記ツリー構造の各層層上 に位置し、上または下の帰層で開接する特定の消算ユニットからの演算集集を選択する選択関略を有し、該選択 回路により演算結果を選択することにより前記ツリー構 造の帰宿数を可求設定することを特徴とするプログラマ

ブルLSI. 【請求項11】 種類の異なる演算回路複数をそれぞれ が有し、演算の実行に供する演算回路の指定を外部から 受け付け、演算に使用するデータを入力し、演算結果を 出力する複数の環算ユニットと、前記複数の演算ユニットと手の始めた演算式に従って相互に接続するための検 練回路とをし51 化し、前記機数の演算ユニットで実行 させる確算回路もよび前記シロスバースイッチにより接 続する演算ユニットを予めたか、演算式に従って指示す ることを特徴とするプログラマブルし、51の演算方法。 「請求項12] 請求項11に記載のプログラマブルし、

【請求項12】 請求項11に記載のプログラマブルL SIの適度方法において各階記演算ユニットに与える演 算回路の種類を示す初期データを順次に変更することに より前記演算式の内容を順次に変更することを特徴とす るプログラマブルLSIの演算方法。

【請求項13】 請求項11に記載のプログラマブルL SIの凝算方法において、遺伝的アルゴリズムの手法を 使用して好適を演算式の内容を決定することを特徴とす カプログラマブルLSIの演算方法。

【請求項14】 請求項11に記載のプログラマブルL SIの機算方法において、前記演算ユニットのそれぞれ は演算中および演演教了を示すフラグ情報を演算状態に 応じてセットし、該演算ユニットに接続する下颌側の演 算ユニットは前記フラグに基づき接続の上流側の演算結 果を取り込むことを特徴とするプログラマブルLSIの 減気方法。

【請求項1.5】 請求項1.1 に記載のアログラマアルL SI の演算方法において、前記複数の演算回路ユニット の各々は演算の内容を指示する命令を記憶しておくメモ リを有し、該メモリに配信をれた命令の指示する演算の 内容に対応して、前記複数の演算回路を選択することを 特徴とするアログラマブルLS I の演算方法。

【請求項1.6】 請求項1.1 に記載のプログラマブルL S1 の演算方法において、前記メモリは複数の前記命令 を配修するための複数の配修領域を有し、当該接数の記 修領域から順次に前記命令を読み出し、選択された演算 器により演算を行うことを特徴とするプログラマブルL S1 の演算方法

【請求項17】 請求項11に記載のプログラマブルL SIの演算方法において、育記接続回路は前記模数の演 第ユニットをマトリクス形態で接続可能とすることを特 徴とするプログラマブルLSIの演算方法。

【請求項18】 請求項11に記載のプログラマブルL SIの演算方法において、前記複数の演算ユニットをツ リー構造で接続可能とすることを特徴とするプログラマ ブルLSIの選集方法。

【請求項19】 請求項18に記載のプログラマブルL SIの策策方法において、前記接続回路は断証シリー構 造の階層数を可変設定することにより前記複数の演算回 Bを選択的に接続することを特徴とするプログラマブル LSIの確定方法。

【請求項20】 請求項19に記載のプログラマブルし SIにおいて、前記接続手段は前記ツリー構造の各階層 上に位置し、上または下の階層で隣接する特定の演算回 路からの演算結果を選択する選択回路を有し、該選択回 路により演算結果を選択することにより前記ツリー構造 の階層数を可変設定することを特徴とするプログラマブ ルLSIの激動方法。

【発明の詳細な説明】

[0001]

【発明の属する技術分野】本発明は演算式をプログラマ ブル (プログラム可能) なプログラマブルLSI (大規 模集積回路) およびその演算方法に関する。

[0002]

【従来の技術】従来この種LSIとしてはFPGA(Field ProgrammableGate Arr コナンドく知られている。FPGAはプログラム可能な複数の前型ユニットとこれらユニットを選択的に接続するクロスバースイッチから構成されている。施理ユニットはアンド(AND)、オア(OR)等の論理演算を行う。

【0003】なお、四別演算などを行う回路としてはC PU(Central Processing Uni t)、DSP(Digital Signal Pro cessor)もしくは減減式に従って加減路移を組み 合わせ専用的に固定接続したLSIが知られている。

[0004]

【興助が解決しようとする懇望】上記程果例の中で下P 係人は論理演算がよく行なわれ、数値演算は難しい。一 方、CPUやDSPは数値類単は可能であるものの、数 値演算を規定した演算式はプログラムで規定されるの で、演算式を変更するためにはプログラム全体を書き換 えるという手間が必要となる。また、加速算等の演算器 を組み合わせたしSIは消費式の変更ができない、すな わた、プログラマルではないしいう点と含する。 【0005】そこで、本発明の目的は、上述の欠点に鑑 みて、数値演算式をプログラムするのに昇速なアログラ マブルしSIはおどの容能力がを提供するととにあ

る。 【0006】

【課題を解決するための手段】このような目的を達成するために、請求項」の秀別法種類の取なる漢類関格複数をそれぞれが有し、演算の実行に供する演算回路の指定を外部から受付付が、漢算に使用するデータを入力し、演算結果を出力する複数の演算ユニットと、前記複数の演算ユニットと手が定かだ漢翼式に使って相互に接続するための接続手段とき長えたことを構造とする。

【0007】請求項2の発明は、請求項1に記載のプログラマブルLSIにおいて、前記接続手段はクロスバースイッチであることを特徴とする。

【0008】請求項3の発明は、請求項1に記載のプログラマブルLSIにおいて、前記複数の演算回路の中には数値演算を行う回路を含むことを特徴とする。

【0009】請求項4の発明は、請求項1に記載のプロ

グラマブルLSIにおいて、前記複数の演算回路の中に は論理演算を行う回路を含むことを特徴とする。

[0010] 請求項与の形別は、請求項上に記載のプロ グラマブルレSIにおいて、前配演算ユニットは外部か ら与えられる領揮の内容を指示する命令を記憶しておく メモリを有し、該メモリに配慮された命令の指示する演 第の内容に対応して、前配機数の演算回路を選択するこ とを特徴とする。

[0011] 請求項6の影明は、請求項5の影明は グラマブルレSIにおいて、前記メモリは複数の前記令 を記憶するための複数の影性領域を有し、当該情数の 記憶領域から順次に前記命令を読み出し、当該読み出し た命令に応じて選択された演算回路により演算を行うこ とを特徴とする。

【0012】請求項7の発明は、請求項1に記載のプロ グラマブルLSIにおいて、前記接続手段は前記複数の 演算ユニットをマトリクス形態で接続可能とすることを 特徴とする。

【0013】請求項8の発明は、請求項1に記載のプログラマブルLSIにおいて、前記複数の演算ユニットをツリー構造で接続可能とすることを特徴とする。

【0014】請求項9の発明は、請求項8に記載のプログラマブルLSIにおいて、前記接続手段は前記ツリー 構造の階層数を可変設定することにより前記接数の演算 ユニットを選択的に接続することを特徴とする。

【0015】請求項10の発明は、請求項9に配載のプログラマブルLSIにおいて、前記接終手段は削配ツリー構造の各階層上に位置し、上または下の階層で終する特定の演算エニットからの演算結果を選択する選択回路ともし、該延択回路により演算結果を選択することにより前記ツリー構造の階層数を可変設定することを特徴とする。

【0016】請求項11の発明は、種類の異なる演算回 路報販をそれぞれが有し、消算の実行に供する資質回覧 の指定を外部かを好付付、演算に使用するデータを入 力し、演算結果を出力する種数の演算ユニットと、前記 複数の消算ユニットを予か遅めた消算気に使って相互に 接続するための発控回路をとも「14 LL、前記機数の演 算ユニットで実行させる演算回路および前記クロスバー スイッチにより接続する前理ユニットを予め定めた演算 気に備している場合とである。

【0017】請求項12の発明は、請求項11に記載の プログラマブルレSIの演算方法において、最上流の前 記演算ユニットに与える初期データを順次に変更するこ とにより予め定めた演算式の解を取得することを特徴と する。

【0018】請求項13の発明は、前記解を取得するために遺伝的アルゴリズムの手法を使用することを特徴とする。

【0019】請求項14の発明は、請求項11に記載の

プログラマブルLSIの演算方法において、前記演算ユ ニットのそれぞれは溜箕中および溜箕終了を示すフラグ 情報を演算状態に応じてセットし、該演算ユニットに接 続する下流側の演算ユニットは前記フラグに基づき接続 の上流側の演算結果を読み取ることを特徴とする。

【0020】請求項15の発明は、請求項11に記載の プログラマブルLSIの演算方法において、前記複数の 浦筥回ユニットの各々は浦筥の内容を指示する命令を記 憶しておくメモリを有し、該メモリに記憶された命令の 指示する演算の内容に対応して、前記複数の演算回路を 選択することを特徴とする。

【0021】請求項16の発明は、請求項11に記載の プログラマブルLSIの演算方法において、前記メモリ は複数の前記命令を記憶するための複数の記憶領域を有 当該複数の記憶領域から順次に前記命令を読み出 し、選択された演算器により演算を行うことを特徴とす

る. 【0022】請求項17の発明は、請求項11に記載の

プログラマブルLSIの演算方法において、前記接続回 路は前記複数の演算ユニットをマトリクス形態で接続可 能とすることを特徴とする。

【0023】請求項18の発明は、請求項11に記載の プログラマブルLSIの海第方法において、前記複数の 演算ユニットをツリー構造で接続可能とすることを特徴 とする。

【0024】請求項19の発明は、請求項18に記載の プログラマブルLSIの演算方法において、前記接続回 路は前記ツリー機舎の階層数を可変設定することにより 前記複数の演算回路を選択的に接続することを特徴とす る。

【0025】請求項20の発明は、請求項19に記載の プログラマブルLSIの演算方法において、前記接続手 段は前記ツリー構造の各階層上に位置し、上または下の 階層で隣接する特定の演算回路からの演算結果を選択す る選択同路を有し、該選択同路により演算結果を選択す ることにより前記ツリー構造の階層数を可変設定するこ とを特徴とする。

[0026]

【発明の実施の形態】以下、図面を参照して本発明の実 施の形態を詳細に説明する。図1は本実施の形態のLS

IF $(\cos(X+Y)>\sin(X*Z'))$ then

を示す。この式はcos(X+Y)の値がsin(X* Z´)の値よりも大きいときにはZ´-Yの値を演算結 果とし、そうでない場合には(X+Y)/Yの値を演算 結果とすることを意味する。

【0031】このような演算式を従来の演算器の組み合 わせで示した例を図2に示す。従来では、図2に示す回 路をLSI化すると、演算式をを変更することは容易で はないが本実施の形態では、自由に演算式を組み替える

I化する回路の基本構成を示す。図1において1~15 は関数ユニット (PFU) である。各関数ユニット (本 発明の演算ユニット)は同一のものを使用できる。関数 ユニットの各々は演算内容が異なる複数の演算回路を有 している。四則湍箕同路等などは、メモリで構成するこ とができる。メモリ内には加算用、減算用、乗算用、減 算用、SINの演算用、COSの演算用等約10種類の 関数テーブルが格納されている。

【0027】加賀田の関数テーブルはたとえば5+1の 場合、数値5、1により定まるメモリ領域に加算結果の 数値6が格納されている。したがって、使用したい関数 テーブルを指定するデータと、演算対象のデータ (上記 加算の場合、数値5、1)をメモリのアドレス線に入力 すると、そのアドレスで指定されたメモリ領域から演算 の結果がメモリのデータ線に出力される。上記各PFU は上述の演算テーブルの他、定数テーブルをも格納して おり、定数のみの出力が可能である。また、AND、O R等の論理滞算テーブルやIF THEN形式の論理演 算を実行する演算回路をも有している。これらのメモ リ、海質器は外部から指示されるデジタル信号によりマ ルチプレクサ等の切替器により実行に供する演算回路が 選択される。なお、本実施の形態ではメモリを使用する 演算回路を例としたがその他の形態の演算回路を使用し てもよいこと勿論である。

【0028】各PFUはクロスバースイッチ(図中○印 で図示)により選択的に相互接続される。なお●で示し た箇所は接続を表し、たとえば、第1列目(1stCo lumn) に位置するPFU2は入力データxとyに接 **續され、これらのデータを入力することを示している。** 第2列目(2ndColumn)のPFU6は第1列目 のPFU2と接続し、PFU2の消算出力を入力するこ とを示している。

【0029】したがって、ユーザは各PFUに実行させ る演算の種類を不図示のディップスイッチや他の指示装 置を用いて指定し、クロスバースイッチを操作すること で任意の演算式を設定することができる。 ちなみに図1 の接続例で設定された演算式は

[0030]

【数1】

Z'-Y else (X+Y)/Yことができる点に注意されたい。

【0032】このようにプログラムされた演算式を実行 する時間は次のとおりとなる。 sin計算に5ユニット タイム、cos計算に5ユニットタイム、減算に1ユニ ットタイム、if then計算に2ユニットタイム、 乗算に2ユニットタイム、除算に3ユニットタイム要す るとすると、各PFUで行われる消算のタイミングと、 全体の演算に要する時間は図3に示すようになる。図3 に示すように本実施の形態では演算式を構成する部分演 算を並列的に実行できるので、CPUのようにシリアル 的に部分演算を実行していく演算装置よりも本実施の形 態の方が処理速度が悪い。

【0033】次にプログラマブルLSIの具体的な構成 例を図9を使用して説明する。

【0034】図のにおいてPFUプロック100は15 組みのPFUを有するチップである。PFUコントローラ200およびシステムコントローラ300は外部からチップセレクト信号(CS信号と聴する)またはうイト信号(WR信号と聴記する)またはライト信号(WR信号と略記する)およびシステムアドレス信号を入力し、CS信号により選択されたPFUプロック100に対してRD信号または駅信号を供給する。RD信号はPUプロック内のPFUインストラク

る。RD信号はPFUプロック内のPFUインストラク ションメモリやPFU内の後述のレジスタのアドレスを 指定する信号であり、RD信号の発生時にSystem addr信号によりアドレスが指定されたインストラ

クションスモリ(各PFU内に設置)の配修領域(複数)や上配レジスタから、データが読み出され、Sys tem Data信号線に出力される。読み出されるデータは適常は、他のチップ(PFUブロック)に引き渡すデータである。

【0035】 逆にΨD債等の発生時には8ソstem Addr信号によりアドレスが指定されたインストラク ションスモリの記憶領域や上記レジスタに対して、実行 プログラム命令で演算データ(オペランド)が書き込ま れる、インストラクションメモリ16は各PFロン いての実行アログラム命令をおよびデータを配億する。 実行プログラム命令には、漢貨命令、制制命令、即値命 かの3額の命令がある。液策命令は未実施の形態の 減乗除など8額の演算を行うための刺散が定義されてい

【0036】制御命令は特定のレジスタに対する演算デ ータや演算結果の入出力の指示や、小数点位置の指定、 分岐条件の指定等を行う。即値命令は演算すべきデータ である。

【0037】IN0~IN7はPFUブロック100で 処理すべき8組の入力データである。

【0038】PFUコントローラ100はSytem data信号により転送される情報を解析して後述の信 号を作成し、PFUブロック100内のPFUに対して 供給する。この供給信号について説明する。

【0039】func信号は各PFUが譲渡実行可能な のつ開数のうちのどの関数を選択するかを示す信号 で、各PFUに対してfunc信号が送られる。たとえ ば、図16(e)に示すような3つのPFUが接続され ている状態で、左側のPFUに対するfunc信号の内 容を書き換えることによりそのPFUは加速から乗算に 演算実行する関数を変更する。変更結果が図16(f) になる。

【0040】PFU go信号は全PFUに対して動作 開始を指示する信号である。

【0041】PFU sel信号は動作を許可する信号 で各PFUに対して供給され、この信号がセットされて いないPFUは動作することができない。

【0042】mux信号はPFUブロック100内の複数のPFUの接続構成を指示する信号である。この信号により複数のPFUの信号線の接続/否接続が制御され

て、たとえば、図15の(a)、(b)、(c)、(d)のような各種のツリーの接続精造が構築される。 【0043】PFU done信号は各PFUから送られる実行終了信号である。

【0044】CLK enable信号はCLK (基準 クロック信号)から作成された動作タイミング信号であ り、この信号に同期してPFUが動作する。

【0045】PFUプロック100内のPFUに関する 主要構成を図10に示す。图10において、PFU0、 PFU1のそれぞれの演算結果をPFU8に入力し、P FU2、PFU3のそれぞれの演算結果をPFU9に入力 力するというようにして、図10の形態では4局で (ツリー)でPFUが接続されている。さらに図16に おいて左端の各層部の開接の物定のPFU9、PFU0、 PFU1、PFU12、PFU14)の演算結果を取り 出すことができる。この取り出した演算結果中からマル チアンウザ(MPXと略記、センクをと呼ばれる)1 01により所述のものを取り出す。この実施の形態では 2つのPFUの層の信号線接接続/断を行うスイッチが ない気に注目されたい。

【0046】どのF Uの流算結果をAPX101が取り出すかは上途のmux信等により指示される。たとえば、図15の(a)のようなツリー指途で演算を行いたい場合には、MPX101においてPFU14の演算結果を選択して出力すればよい。図15の(b)のようなツリー構造で強度を行いたい場合にはPFU12の演算結果を選択する。図15(c)のようなツリー構造の場合にはPFU1の演算結果を選択する。図15(c)のようなツリー構造の場合にはPFU8の演算結果を選択し、図15(d)のツー単端を348とは149FU1の源算禁患を選択し、図15(d)のツー単端を348とは149FU1の源等禁患を34所に

【0047】このような接続構成とすることで、スイッ 手群が不要となり、 回路構成が簡素化される。また、 複数のPFUで所定の演算式を組む場合にも各PFUと そのPFUに割り当てる関数との対応関係を把握するこ とが容易という利点がある。

【0048】上述のPFUの構成の一例を図11に示 し、内部構成を示す。

【0049】PFUは主にデータ入力用のFIFOバッファ110、レジスタ群111、乗算器(MPU)114、論理演算ユニット(ALU)115およびPFUインストラクションメモリ116から構成される。上述の

Sytem addr 信号によるアドレス指定により System data信号の内容外が熱から考え れる、プログラムカウンタ用のレジスタPCを介してア ドレス制則回路(Next Address Cont roll)からのアドレス指定により、インストラクショ ンメモリ116に植納された命令が確次に読み出され、 デコーグ117により命令の内容が解析される。この解 新結果により、MPU114、ALU115およびレジ スタ群111が側容され、選択された側数による漢質が 行われる。

【0050】アドレススタックはサブルーチン(分岐命 や)が与えられたときに戻りアドレスを記憶しておくた めの記憶回路であり、スタックポインタ(SP)の指示 するアドレスの戻りアドレスがアドレススタックから認算 が可能なので、選択された成別のの種類によりMPY11 4、ALU115またはMPY114およびALU11 5の双方が選択される。

【0051】この演算に関連して、外部人力用のFIF 01108よびレジスク群111の中の所定のレジスタ から演算に使用するデータがパスA - BUS、B - BU S、C - BUSを介してMPY1148よびALU11 5に販送される。また、MPY114の演算結果をAL U115に入力することも可能である。上述のレジスタ やFIFOからのデータ入力のためにセレクタ群11 2、113が使用される。

【0052】この例ではMPY114は入力R、Sを持ち、演算結果はレジスタMC格的され、MoutーMO M2の経路でレジスタMCーM2にMPY14の演算結果を格納することが可能である。ALU115は入力U、Vを持ち、演算結果と格納することが可能である。ALU115は入力U、Vを持ち、演算結果を格納することが可能である。これもの演算結果を出力する時にシフタが小致点位置の設定を使用される。レジスタM、レジスタAは近MPY14、ALU15は共生外部リセット信号あるいはアドレス制制回路からの信号によりレジスタMrs、Arsを介している。

【0053】レジスタX、Yは外部入力のデータを格納 し、レジスタc0~c8は定数を格納する。本実施の形 飯では前の実施形態で説明した染色体データを格納す る。レジスタimには即値を格納する。

【0054】これらの構成部はCLK enable信 号から作成されたイネーブル信号(ENの表記を有する 信号、たとえば、ENO、ENX等)により動作可能と なる。

【0055】上述の回路の入出力関連の動作説明を図1 2、図13、図14を参照して説明する。図12は外部 から情報入力するときの信号発生タイミングを示す。図 13は演算結果を出力する場合の信号発生タイミングを 示す。図14はPFUの処理開始と停止を行う場合の信 号発生タイミングを示す。

【0056】図12において、時刻で1でのインストラ クションメモリ116から読み出された命令が入り命令 ひき(レジスタIRの総給命をが入り)、ENX低号 によりレジスタX側のFIFOに情報が入力され、時刻 T3でENY信号によりレジスタY側のFIFOに情報 が入力される。映刻T2でのEmptyX信号の発生、 時刻T4でのEmptyY信号およびENI信号の発生 に応じて2つのFIFO110からレジスタX、Yに入 力権報に転送される。

【0057】一方、図13に示すようにインストラクションメモリ116から出力命令が読み出されると(レジスタIRの榕結命令が出力)、CLK enable信 のに関助してENの信号が発生し、レジスタMoutまたはレジスタAoutおと流質結果が出方される。

【0058】動作開始にあったっては関14に示すよう にPFU gの信号の発生に応じてプログラムカウンタ 用レジスタPCの値が順次にインクメントされて、イン ストラクションメモリ116から順次にプログラム命か 残後が出される。PFU gの信号の消法に応じてFI FO reset信号が発生され、FIFO110がリ セットされる。また、他の回路も動作を停止する。 【0059】策略に関連する動作を停止する。

第回路と同様であるので、詳細な説明を要しないであるうう。 【0060】以上、説明したように上述の実施形態では 複数のPFUをツリー構造で接続し、その階層を可変設 定可能とすることによりマトリクス形態のPFUの接続 構造に比べて、接続相応をより商階系できる。

【0061】なお、図10に示した例ではPFUを15 組み有するPFUプロックの例を示したがこの例に限定 することなく、PFUは所望の組み数とすることができ る。上途の実施の形態の他に次の例を実現できる。

【0062】1)本実施の形態では演算式をプログラム し、演算式に代入するスカデータを与えることで演算式 の演算結果を取得する例であるが、入力データと演算結 展のデータの組を繰り返し与えることで、演算式を学習 により変更をせることがでできる。

【0063】このようにして新遊な薄別式を求める際に 適価的アルゴリズム(Genetic Algorit hm)の手法を使用することができる。このアルゴリズ ムは本棚砲明格によりすでに爆寒されて発表されている が(「進化するハードウェア」 1995年BIT(1 0月号))この提案内容を簡単に紹介しておく。

【0064】各演算ユニット内の選択された演算回路の 種類と演算ユニット間の対象問係を解とし、この解の候 補を、染色体(0、1の2進ビット列)として表現し これを複数個用窓して初期集団とする。また、これらの 解の候補を個体と呼ば、たとえば、図4に示す曲線上の 黒丸の一つを図5に見られるような0と1の2進ビット 列として表現し、これを複数個(図5では4個)用意す

【0065】解の良さを定義する評価関数を定義し、その値を適応度とする。解く問題ごとに最適な評価関数を 田歌する。

【0066】 適応度の高い個体同士を集団の中から選択 する。その選択の方法として一般的なのは比例配分によ る方法で集団中の適応度の総和において、各個体の占め る割合に応じて各個体が選ばれる。図5、図6に割合を 示す。

【0067】交差(データの一部が図7に示すように交互に移動したもの)や突然変異(データの一部が他のものに変化したもの)を上記選択した2つの個体に適用してさらよい個体を作り出す。このようにして作り出された部の中で再間限度により支援を適用度の低い損なが高くて満足する筋が得られるまで上記個体の選択、個体の作り換えを繰り返す。

[0068] この結果、プログラマブルLSIにおいて 設定される演算式が自動的に変更され、混然に肝強な流 繋式が得られる。このプログラマブルLSIの肝癌とし てはパターン認識に加えてたとえば、暗号解読や、デー 夕の酸計の呼析、進信におけるデータ圧縮、ATM (交 地機)の解析に使用できる。

【0069】2) 通常、加算や要算など演算の種類応じ て演算時間が異なる。そこで、図1の各PFUでは演算 状態を示すフラグ情報を用意して下流側のPFUに海篁 状態を知らせるとよい。より具体的には、ビット1で演 算終了を表し、ビットOで演算中を表すフラグを上流側 のPFUは海管開始時お上び終了時に設定する。このフ ラグ情報をフリップフロップやラッチ回路に設定する。 下流側のPFUでは図8に示すような処理手順でこのフ ラグ情報を監視し(図8のステップS1→S2のループ 処理)、フラグ情報が計算終了を示したときに上流側の PFUからその演算結果を入力する(ステップS3)。 また、自己より下流側のPFUのために自己のフラグ情 報をOに設定する。指示された種類の演算を実行して演 算結果が得られると下流側のPFUへ演算結果を引き渡 すための出力用バッファに計算結果をセットして、自己 のフラグ情報1にセットする(ステップS4→S5)。 このような処理を各PFUが行うことにより非同期でデ ータを転送することが可能となる。

[0070]

【発明の効果】以上、説明したように請求項1、2、 3、11の発明では、演算ユニットの中の演算回路を所 望の演算式に従って種類指定し、接続手段(クロスバー スイッチ)により接続していくことで、数値演算式をア ログラムして行くことができる。

【0071】請求項4の発明では、 海箟回路の中に論理

回路を含めることで数値演算結果を用いた論理演算式を プログラムすることが可能となる。

【0072】請求項5、15の発明では、各演算ユニットはメモリを有することにより、外部から異なる命令を を受け付けることができ、実行する演算内容を固定化せず、 変更することができ、

【0073】請求項6、16の発明では、メモリが複数 の配糖額域を有することにより、異なる演算内容を指示 する命令を一括してメモリに配憶して、順次に異なる演 算を行うことができるので、他種、多様の演算式を実行 することができ、演算式がプログラマブルとなる。

【0074】請求項7、17の発明では、演算ユニット の接続形態をマトリクス形態とすることで、ありとあら ゆる演算を実行することができる。

(0075) 請求項易~10、18~20の売明では、 演算ユニットの接続形態をツリー精造とすることで、マ トリクス形態よりも少ない流算ユニットで演算を実行す ることができる。また、ツリー構造の帰間数を可変する ことにより、異なる演算式に対応することができる。ま た、各帯層の特定の演算回路の演算結果を選択すること で、信号線の経過 はなく、LSIP語の回路構成を簡素化することがで き、もって、システム全体の小型化に寄与することがで き、もって、システム全体の小型化に寄与することがで き、もって、システム全体の小型化に寄与することがで きる。

【0076】韓東旬12の影明では、港賞式の各帯賞の 種類およびその接続を規定する初期データを順欠に変更 することで、寮重気の解すなわち、好型へ演算式を取得 することができる。これによりプログラマブルしS1で ニューラルネットワークや、統計分析団路を構成するこ とができ、パターン認識やデータ解析等を実行すること ができる。

【0077】請求項13の発明では、取得した解の中で 好適な解を選択することができる。

【0078】請求項14の発明では、演算ユニット間の データ転送を非同期で行うことができる。 【図面の簡単な説明】

【図1】本発明実施の形態の回路構成を示す構成図であ ス

【図2】演算式に従った演算回路の接続例を示すブロック図である。

【図3】演算処理タイミングを示す説明図である。


【図4】遺伝的アルゴリズムを説明するための説明図である。 【図5】遺伝的アルゴリズムを説明するための説明図で

ある。 【図6】遺伝的アルゴリズムを説明するための説明図で

ある。 【図7】遺伝的アルゴリズムを説明するための説明図で * ?

【図8】PFU間のデータ通信処理内容を示すフローチ

解の分布 (時刻10)




【図5】 [図7] 【図8】 スタート 割合 (%) 個件 洒応度 010 10 01001 00100(4) 111 01 11110 2.0 01010(10) 3.2 4.7 21 フラグを禁取り 10110(22) 31 35 11101 (29) 5.4 YES データ競取り 下流調へのフラグを"0"に設定 [図16] (e) (f) 計算 データセット 下済得へのフラグを"|"に設定 エンド 【図9】 ~ 100 CS,RD,WR System addr


System data

CLK enable


【図10】




[図11]




【図12】



【図13】



【図14】



【図15】

